



Laid-Open No. : 04-168769
Laid-Open Date : June 16, 1992
Application No. : 02-296438
Application Date : October 31, 1990
Int. Class Number : H01L 31/04, 21/205
Request for Examination : Not made
Inventor : Shigeru NOGUCHI et al.
Applicant : Sanyo Electric Co., Ltd.

SPECIFICATION

1. Title of the Invention

Method for Manufacturing Photovoltaic Element

2. Scope of Claim for Patent

A method for manufacturing a photovoltaic element comprising the steps of: forming sequentially a first amorphous semiconductor layer formed by amorphous silicon germanium or amorphous germanium on a substrate, and forming an amorphous silicon layer; performing heat treatment to crystallize each of the amorphous layer, thereby forming a first polycrystalline semiconductor layer formed by polycrystalline silicon germanium or polycrystalline germanium, and a polycrystalline silicon layer.

3. Detailed Description of the Invention

[Industrial Field of Application]

The present invention relates to a method for manufacturing a photovoltaic element used as a solar battery, a light sensor, or the like.

[Prior Art]

Generally, a photovoltaic element is formed by stacking sequentially a transparent electrode; a three-layered amorphous semiconductor layer having p-type conductivity, i-type (intrinsic) conductivity, and n-type conductivity, respectively; and a backside electrode on a transparent substrate such as glass.

Despite of an advantage of a low cost of the photovoltaic element, there has been a problem that photoelectric conversion efficiency is lower than that of a

photovoltaic element using crystal type silicon.

A photovoltaic element using an amorphous semiconductor layer has luminous sensitivity of 300 to 800 nm. Moreover, a photovoltaic element having sensitivity in longer wavelength side has been required.

Hence, a photovoltaic element using crystal type polycrystalline silicon has been a focus of attention. Polycrystalline silicon has mobility that is two orders of magnitude higher than that of amorphous silicon. Moreover, the polycrystalline silicon is stable thermally and has high reliability. Further, the polycrystalline silicon has wide luminous sensitivity of from 300 to 1100 nm.

Conventionally, polycrystalline silicon is formed in accordance with the following so-called solid growth procedure, that is, amorphous silicon is generally formed on a substrate by CVD to reduce a cost; the substrate is set in a vacuum vessel to be heat treated; and an amorphous silicon layer is crystallized by the heat treatment to form the polycrystalline silicon.

[Problems to be solved of the Present Invention]

Such the conventional method has a problem that solid growth temperature of 500 °C or more is required to form directly polycrystalline silicon on a substrate, and so it is difficult to use glass that is a low cost substrate.

Further, since only polycrystalline silicon is formed conventionally, a multi band gap photovoltaic element could not be formed. As a multi band gap solar battery, an element composed of two or more p/n junction elements or pin junction elements are nominated. However, there has been a problem that characteristics of an element using germanium (Ge) or silicon germanium (SiGe) as a power generation layer are poor, and that current to light of a long wavelength cannot be effectively taken.

In view of the foregoing, it is an object of the present invention to lower solid growth temperature and to provide a method for manufacturing a multi band gap photovoltaic element.

[Means for Solving the Problem]

According to the present invention, a first amorphous semiconductor layer formed by amorphous silicon germanium or amorphous germanium, and an amorphous

silicon layer are sequentially formed on a substrate; and heat treatment is performed to crystallize each of the amorphous layer; accordingly, a first polycrystalline semiconductor layer formed by polycrystalline silicon germanium or polycrystalline germanium, and a polycrystalline silicon layer are formed.

[Operation]

Amorphous silicon germanium (a-SiGe) or amorphous germanium (a-Ge) is subjected to solid growth at low temperature of 400 °C. Therefore, solid growth of a-SiGe or a-Ge is started by heat treatment at 400 °C. When the solid growth is reached to an amorphous silicon (a-Si) layer, a-Si is subjected to solid growth. The a-Si is subjected to solid growth at temperature of 400°C that does not lead to solid growth of the a-Si itself.

Since a substrate, a semiconductor layer formed by polycrystalline silicon germanium or polycrystalline germanium, and a polycrystalline silicon layer can be formed in this order, a multi band gap photovoltaic element can be formed.

Current can be effectively taken from a germanium layer or a silicon germanium layer. Conventionally, the current was difficult to be taken therefrom.

[Embodiment]

Hereinafter, an embodiment of the present invention is explained with reference to the drawings.

FIG. 1(a) and FIG. 1(b) are cross-sectional views for showing a method for manufacturing a photovoltaic element according to the present invention. FIG. 1(a) shows the state prior to the implementation of heat treatment. FIG. 1(b) shows the state after the implementation of the heat treatment.

As shown in FIG. 1(a), a first amorphous semiconductor layer 2 is formed by a-SiGe or a-Ge on a substrate 1 formed by quartz or the like.

The foregoing first amorphous semiconductor layer 2 is formed on the substrate 1 by plasma CVD. In case that an a-SiGe layer is formed as the first amorphous semiconductor layer 2, a material gas of SiH₄ and GeH₄ is used. In case that an a-Ge layer is formed as the first amorphous semiconductor layer 2, a material gas of GeH₄ is used. The ratio of Si and Ge in the a-SiGe layer can be freely varied by

varying the gas flow ratio of SiH_4 and GeH_4 .

An amorphous silicon layer 3 is formed on the first amorphous semiconductor layer 2 by plasma CVD. A material gas of SiH_4 is used for forming the amorphous silicon layer 3.

Thereafter, as described above, an amorphous type element formed by stacking sequentially the first amorphous semiconductor layer 2 and the amorphous silicon layer 3 on the substrate 1 is set in a vacuum vessel, and is heat treated while holding temperature of 400°C for approximately 10 hours.

As shown in FIG. 1(b), so-called solid growth is occurred, that is, a first polycrystalline semiconductor layer 21 formed by polycrystalline silicon germanium or polycrystalline germanium, and a polycrystalline silicon layer 31 are formed by the crystallization of an amorphous semiconductor layer according to the heat treatment.

At this time, a-Si itself is not subjected to solid growth at 400°C ; however, a-SiGe or a-Ge is subjected to solid growth at 400°C . Accordingly, solid growth is reached to the a-Si layer 3. Hence, a-SiGe or a-Ge has an effect of promoting the solid growth of a-Si.

Solid growth temperature relates to an amount of Ge. Solid growth temperature can be lowered with the increase in the amount of Ge. FIG. 2 shows the relationship between an amount of Ge and solid growth possible temperature. As FIG. 2 makes clear, solid growth temperature is lowered with the amount of Ge. Therefore, solid growth temperature can be lowered to the lowest level by using substrate/a-Ge/a-Si as a starting material.

As noted above, solid growth temperature can be lowered, and a (multi band gap) photovoltaic material formed by stacking semiconductors having different band gaps can be obtained by using as a starting material the substrate 1 on which the first amorphous semiconductor layer 2 formed by a-SiGe or a-Ge is formed, and the a-Si layer 3 is stacked thereon.

A semiconductor layer 21 formed by polycrystalline silicon germanium or polycrystalline germanium has a band gap of 1.1 to 1.3 eV. A polycrystalline silicon layer has a band gap of 0.9 to 1.1 eV.

FIG. 3 is a view for showing a configuration of a photovoltaic element using the multi band gap photovoltaic material. The element configuration is that an n-type polycrystalline Ge 41, polycrystalline SiGe layer or polycrystalline Ge layer 42, a polycrystalline Si layer 43, and a p-type polycrystalline Si layer 44 are sequentially stacked on a substrate 1.

FIG. 4(a) to FIG. 4(f) are cross-sectional views for showing manufacturing examples of the photovoltaic element shown in FIG. 3 based on each process. A method for manufacturing the foregoing photovoltaic element is explained with reference to FIG. 4.

First, as shown in FIG. 4(a), the n-type a-Ge layer 4 is formed on a quartz substrate 1 by plasma CVD, and subjected to solid growth, then, as shown in FIG. 4(b), the n-type polycrystalline Ge layer 41 is formed on the quartz substrate 1. The n-type polycrystalline Ge layer 41 has $\sim 10 \Omega/\text{piece}$ as sheet resistance, and so it can serve as an electrode.

And then, as shown in FIG. 4(c), an amorphous semiconductor layer 5 formed by a-SiGe or a-Ge, and an a-Si layer 6 are formed by plasma CVD. By a solid growth method, as shown in FIG. 4(d), the polycrystalline semiconductor layer 42 formed by polycrystalline SiGe or polycrystalline Ge, and the multi band gap photovoltaic material of the polycrystalline Si layer 43 are formed.

Next, as shown in FIG. 4(e), a p-type a-Si layer 7 is formed by plasma CVD, and as shown in FIG. 4(f), a p-type polycrystalline Si layer 44 is formed by a solid growth method. The p-type polycrystalline Si layer 44 has $\sim 10 \Omega/\text{piece}$ as sheet resistance.

FIG. 5 shows collection efficiency of a photoelectric element (A) using a multi band gap photovoltaic element according to the present invention. For comparison, collection efficiency of a polycrystalline Si (single crystalline silicon) photovoltaic element (B) is shown. The collection efficiency of the photoelectric element (A) according to the present invention using the multi band gap photovoltaic element is higher than that of the c-Si photovoltaic element (B) in a long wavelength region of 1000 nm or more, and has sensitivity at 1300 nm. As state above, the multi band gap

photovoltaic material is superior as a material for a solar battery.

[Effect of the Invention]

As mentioned above, amorphous silicon germanium or amorphous germanium is subjected to solid growth at low temperature. When the solid growth is reached at an amorphous silicon layer, a-Si is subjected to solid growth. The amorphous silicon is subjected to solid growth at low temperature that does not induce solid growth of the a-Si itself. Accordingly, the solid growth temperature can be lowered.

Moreover, a substrate, a polycrystalline semiconductor layer formed by polycrystalline silicon germanium or polycrystalline germanium, and polycrystalline silicon can be formed in this order, and so a multi band gap photovoltaic element can be formed.

4. Brief Description of the Drawings

FIGS. 1(a) and 1(b) are cross-sectional views for showing a method for manufacturing a photovoltaic element according to the present invention.

FIG. 2 is a view for showing a relationship between an amount of Ge and solid growth possible temperature.

FIG. 3 is a cross-sectional view of a multi band gap photoelectric element according to the present invention.

FIG. 4(a) to FIG. 4(f) are cross-sectional views for showing manufacturing method of the photovoltaic element shown in FIG. 3 based on each process.

FIG. 5 is a view for showing characteristics of collection efficiency of a photovoltaic device according to the present invention, and the conventional photovoltaic element.

1...Substrate, 2...First amorphous semiconductor layer, 3...Amorphous silicon layer, 21...First polycrystalline semiconductor layer, and 31...Polycrystalline silicon layer.

Amendment of Proceedings

Heisei 3, January 16

To Commissioner of the Patent Office

1. Indication of the case

Heisei 2 Patent Application No. 296438

2. Title of the Invention

Method for Manufacturing Photovoltaic Element

3. The person who amend

Relation between the person and the case: Applicant

Name: (188) Sanyo electric Co., Ltd.

4. Attorney

**Address: (〒531) Meidai building 4F, Nakatsu 1-2-21, Kita-ku,
Osaka-shi**

Name: (8521) Attorney Hiroshi TORII

Tel: (Osaka) 359-1402

5. Object for amendment

Column of Detailed Description of the Invention in specification

6. Contents of amendment

**1) The second page of specification, line 6, replace “300 to 800 nm”
by “300 to 900nm”.**

**2) The second page of specification, line 13, replace “300 to 1100 nm”
by “300 to 1200 nm”.**

**3) The third page of specification, line 17, replace “temperature
lowered” by “temperature is lowered”.**

**4) The fourth page of specification, line 12, replace “a-SiG” by
“a-SiGe”.**

**5) The sixth page of specification, line 10, replace “conducted” by
“conducted.”.**

**6) The seventh page of specification, lines 14 and 15, replace “multi
hand gap” by “multi band gap”.**

7) The seventh page of specification, line 17, replace "1.1 to 1.3 eV" by "0.9 to 1.1 eV".

8) The seventh page of specification, line 18, replace "0.9 to 1.1 eV" by "1.1 to 1.3 eV".

9) The eighth page of specification, line 14 and the ninth page of the specification, line 7, replace " Ω/piece " by " Ω/\square ", respectively.

10) The ninth page of specification, line 10, replace "photoelectric" by "photovoltaic".

⑩ 日本国特許庁(JP) ⑪ 特許出願公開
 ⑫ 公開特許公報(A) 平4-168769

⑬ Int.Cl.⁶

H 01 L 31/04
 21/205

識別記号

庁内整理番号

⑭ 公開 平成4年(1992)6月16日

7739-4M
 7522-4M

H 01 L 31/04

A

審査請求 未請求 請求項の数 1 (全7頁)

⑮ 発明の名称 光起電力素子の製造方法

⑯ 特 願 平2-296438

⑰ 出 願 平2(1990)10月31日

⑱ 発 明 者	能 口 繁	大阪府守口市京阪本通2丁目18番地	三洋電機株式会社内
⑱ 発 明 者	岩 多 浩 志	大阪府守口市京阪本通2丁目18番地	三洋電機株式会社内
⑱ 発 明 者	佐 野 景 一	大阪府守口市京阪本通2丁目18番地	三洋電機株式会社内
⑲ 出 願 人	三洋電機株式会社	大阪府守口市京阪本通2丁目18番地	
⑳ 代 理 人	弁理士 島 居 洋		

明 細 書

1. 発明の名称 光起電力素子の製造方法

2. 特許請求の範囲

(1) 基板上に、非晶質シリコンゲルマニウム又は非晶質ゲルマニウムからなる第1の非晶質半導体層と、非晶質シリコン層とを順次形成した後、これに熱処理を施し、前記各非晶質層を結晶化させて、多結晶シリコンゲルマニウム又は多結晶ゲルマニウムからなる第1の多結晶半導体層及び多結晶シリコン層となすことを特徴とする光起電力素子の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、太陽電池、光センサ等として用いられる光起電力素子の製造方法に関する。

[従来の技術]

一般に、光起電力素子はガラス等の透光性基板上に透明電極と、導電型が夫々p型、n型(真性)型、n型の3層の非晶質半導体層と、表面電極と、をこの順序に積層して構成されている。

このような光起電力素子は安価である利点を有する反面、結晶系シリコンを用いた光起電力素子と比較して光電変換効率が低いという問題があった。

また、非晶質半導体層を用いた光起電力素子は300~800nmの光感度を有するが、それ以上の長波長側にも感度を有する光起電力素子が要求されるようになってきた。

このため、結晶系の多結晶シリコンを用いた光起電力素子が注目されている。多結晶シリコンは非晶質シリコンに比べ移動度が1~2桁程度高く、また熱的に安定しており信頼性が高いという特性を有する。しかも光感度も300~1100nmと広い。

従来、多結晶シリコンは、低コスト化のため通常はCVD法により基板上に非晶質シリコンを形成した後、この基板を真空容器内に入れ熱処理を施し、この熱処理により非晶質シリコン層を結晶化させて、多結晶シリコンをなすいわゆる図相成長により形成されている。

〔発明が解決しようとする課題〕

上述した従来方法にあつては、基板上に直接多結晶シリコンを形成するためには、固相成長温度として500℃以上必要であり、安価な基板であるガラスを使用するのが困難であるという問題があった。

また、従来は多結晶シリコンだけを形成していたので、マルチバンドギャップの光起電力素子を形成することができなかった。マルチバンドギャップの太陽電池としては2つ以上のp/nまたはp/i/n接合からなる素子が存在するが、ゲルマニウム(Ge)又はシリコンゲルマニウム(SiGe)を発電層に用いた素子の特性が悪く、長波長光に対する電流取り出しが効率的に行なわれないという問題点があった。

本発明は所る事情に鑑みなされたものであつて、固相成長温度の低減化を図ると共に、マルチバンドギャップの光起電力素子を製造する方法を提供することにある。

〔課題を解決するための手段〕

とができる。

また、従来有効に電流を取り出せなかったゲルマニウムまたはシリコンゲルマニウム層からの電流取り出しが有効に行なえる。

〔実施例〕

以下、図面に従い本発明の実施例について説明する。

第1図(a)および(b)は、本発明の光起電力素子の製造方法を示す断面図であり、第1図(a)は熱処理を施す前、第1図(b)は熱処理を施した後を夫々示す。

第1図(a)に示すように、石英などからなる基板1上にa-SiGeまたはa-Geからなる第1の非晶質半導体層2が形成される。

上述の第1の非晶質半導体層2はプラズマCVD法により、基板1上に形成する。そして、第1の非晶質半導体層2としてa-SiGe層を形成する場合の材料ガスは、SiH₄とGeH₄を用い、a-Ge層を形成する場合の材料ガスとしてはGeH₄を用いる。また、a-SiGe層は、

本発明は基板1上に、非晶質シリコンゲルマニウム又は非晶質ゲルマニウムからなる第1の非晶質半導体層と、非晶質シリコン層とを順次形成した後、これに熱処理を施し、前記各非晶質層を結晶化させて、多結晶シリコンゲルマニウム又は多結晶ゲルマニウムからなる第1の多結晶半導体層及び多結晶シリコン層となすことを特徴とする。

〔作用〕

非晶質シリコンゲルマニウム(a-SiGe)または非晶質ゲルマニウム(a-Ge)は400℃の低温で固相成長する。従つて、400℃の熱処理により、a-SiGeまたはa-Geの固相成長が始まり、これが非晶質シリコン(a-Si)層まで、進んでa-Siが固相成長する。a-Si単体では、固相成長しない400℃の温度でa-Siの固相成長が行なわれる。

更に、基板、多結晶シリコンゲルマニウムまたは多結晶ゲルマニウムからなる半導体層と、多結晶シリコン層とをこの順序で形成できるので、マルチバンドギャップの光起電力素子を形成するこ

SiH₄とGeH₄のガス流量比を変えることにより、膜中のSiとGeの比を自由に換えられる。

この第1の非晶質半導体層2上に非晶質シリコン層3が同じくプラズマCVD法により形成される。この非晶質シリコン層3を形成する場合の材料ガスはSiH₄が用いられる。

その後、上述のように、基板1上に第1の非晶質半導体層2、非晶質シリコン層3を順次形成した非晶質系の素子を真空容器内に入れ、温度400℃に保持して約10時間熱処理を施す。

この熱処理により、第1図(b)に示すように、非晶質半導体層を結晶化させて、多結晶シリコンゲルマニウムまたは多結晶ゲルマニウムからなる第1の多結晶半導体層21、多結晶シリコン層31をなすいわゆる固相成長が行なわれる。

この時、a-Si単体では400℃で固相成長しないが、a-SiGe又はa-Geは400℃で固相成長するので、a-Si層3まで固相成長が進む。このように、a-SiGe又はa-Geは、a-Siの固相成長を促進させる効果を有する。

また、固相成長温度については、Ge量と関係があり、Ge量が多い程、固相成長温度の低温化が可能である。第2図にGe量に対する固相成長可能温度の関係を示す。第2図から明らかなように、Geの量と共に固相成長温度が低温化されることがわかる。従って基板/a-Ge/a-Siを出発材料とした時、最も固相成長温度を低温化できるのである。

このように、基板1上にa-SiGe又はa-Geからなる第1の非晶質半導体層2と、a-Si層3とを順次積層した基板を出発材料とすることにより固相成長温度の低温化が図れると共に、バンドギャップの異なる半導体を積層した(マルチバンドギャップ)光起電力材料を形成できる。

尚、多結晶シリコンゲルマニウムまたは多結晶ゲルマニウムからなる半導体層21のバンドギャップは1.1~1.3eVであり、多結晶シリコン層のバンドギャップは0.9~1.1eVである。

第3図に、このマルチバンドギャップ光起電力材料を用いた光起電力素子の構造図を示す。素子

- 7 -

らなる多結晶半導体層42と、多結晶Si層43のマルチバンドギャップ光起電力材料を形成する。

つぎに、第4図(e)に示すように、p型a-Si層7をプラズマCVD法で形成し、固相成長法により、第4図(f)に示すように、p型多結晶Si層44を形成する。このp型多結晶Si層44はシート抵抗として $\sim 10\Omega/\square$ を有している。

第5図にこの発明によるマルチバンドギャップ光起電力材料を用いた光電力素子(A)の収集効率を示す。比較のために、多結晶Si(単結晶シリコン)光起電力素子(B)の収集効率を示す。マルチバンドギャップ光起電力材料を用いたこの発明にかかる光起電力素子(A)の収集効率は、1000nm以上の長波長領域で、c-Si光起電力素子(B)の収集効率より高くなっており、1300nmまで感度を有している。このように、マルチバンドギャップ光起電力材料は太陽電池用材料としても優れている。

(発明の効果)

構造は、基板1上にn型多結晶Ge41、多結晶SiGe又は多結晶Ge層42、多結晶Si層43、p型多結晶Si層44を順次形成したものである。

第4図(a)ないし第4図(f)は、第3図に示した光起電力素子の製造例を各工程別に示した断面図である。第4図に従い上記光起電力素子の製造方法について説明する。

まず、第4図(a)に示すように、石英基板1上にn型a-Ge層4をプラズマCVD法で形成し、その後固相成長し、第4図(b)に示すように、石英基板1上にn型多結晶Ge層41を形成する。このn型多結晶Ge層41はシート抵抗として $\sim 10\Omega/\square$ を有しており、電極としても作用する。

続いて、第4図(c)に示すように、プラズマCVD法によりa-SiGe又はa-Geからなる非晶質半導体層5及びa-Si層6を積層して形成する。そして、固相成長法により、第4図(d)に示すように、多結晶SiGe又は多結晶Geか

- 8 -

以上説明したように、非晶質シリコンゲルマニウムまたは非晶質ゲルマニウムは低温で固相成長が始まり、これが非晶質シリコン層まで、進んでa-Siが固相成長する。a-Si単体では、固相成長しない低温で非晶質シリコンの固相成長が行なわれ、固相成長温度の低温化が図れる。

更に、基板、多結晶シリコンゲルマニウムまたは多結晶ゲルマニウムからなる多結晶半導体層と、多結晶シリコンとをこの順序で形成できるので、マルチバンドギャップの光起電力素子を形成することができる。

4. 図面の簡単な説明

第1図(a)及び(b)は、本発明の光起電力素子の製造方法を示す断面図である。

第2図はGe量に対する固相成長可能温度を示す関係図である。

第3図は、本発明を用いたマルチバンドギャップ光起電力素子を示す断面図である。

第4図(a)ないし(f)は、第3図に示す光起電力素子の製造方法を各工程別に示す断面図で

- 9 -

- 10 -

ある。

第5図はこの発明による光起電力装置と従来の光起電力素子の収束効率を示す特性図である。


- 1…基板、
- 2…第1の非晶質半導体層、
- 3…非晶質シリコン層、
- 21…第1の多結晶半導体層、
- 31…多結晶シリコン層、

出願人 三井電機株式会社
代理人 弁護士 島田 祥




第1図


(a)




(b)



第2図




第3図



第4図


(a)



(b)




(c)




第4図

(d)




(e)




第4図

(f)



第 5 図



手 続 補 正 書

平成3年 1月16日



特許庁長官 殿

1. 事件の表示

平成3年特許願第286438号

2. 発明の名称

光起電力素子の製造方法

3. 補正をする者

事件との関係 特許出願人

名 称 (188) 三洋電機株式会社

4. 代 理 人

住 所 (〒531) 大阪市北区中津1丁目2番21号

明大ビル4階

氏 名 (8521) 弁護士 島 崎 洋

電話 (大阪) 359-1402



5. 補正の対象

明細書の「発明の詳細な説明」の欄



方式
審査



6. 補正の内容

(1) 明細書第2頁第6行目の「300~800 nm」とあるのを「300~800 nm」と補正する。

(2) 同書第2頁第13行目の「300~1100 nm」とあるのを「300~1200 nm」と補正する。

(3) 同書第3頁第17行目の「低温度因る」とあるのを「低温度を因る」と補正する。

(4) 同書第4頁第12行目の「a-SiG」とあるのを「a-SiGe」と補正する。

(5) 同書第6頁第10行目の「施す」とあるのを「施す。」と補正する。

(6) 同書第7頁第14行目ないし15行目の「マルチハンドギャップ」とあるのを「マルチバンドギャップ」と補正する。

(7) 同書第7頁第17行目の「1.1~1.3 eV」とあるのを「0.9~1.1 eV」と補正する。

(8) 同書第7頁第18行目の「0.9~1.1

・V」とあるのを「1.1～1.3eV」と修正する。

(9) 同書第8頁第14行目及び第9頁第7行目において、次々「 $\Omega/\text{個}$ 」とあるのを「 Ω/\square 」と修正する。

(10) 同書第9頁第10行目の「光電力」とあるのを「光起電力」と修正する。

以上